ہائی-شیٹ-مزاحمت ایمٹرز
فہرست مضامین
مختصر جواب: ہائی شیٹ ریزسٹنس ایمٹرز کو عام طور پر سیل کی کارکردگی بڑھانے والا سمجھا جاتا ہے، کیونکہ ہلکی ڈوپنگ ایمٹر میں ری کمبینیشن کو کم کرتی ہے اور زیادہ مختصر طول موج کی روشنی کو گزرنے دیتی ہے تاکہ اسے تبدیل کیا جا سکے۔ یہ مفروضہ صرف جزوی طور پر درست ہے۔ ایمٹر شیٹ ریزسٹنس بڑھانے سے ری کمبینیشن واقعی کم ہوتی ہے، لیکن یہ ایمٹر اور اسکرین پرنٹڈ سلور فنگرز کے درمیان رابطہ مزاحمت کو بھی بڑھاتی ہے، اور فائرنگ کے لیے پروسیس ونڈو کو تنگ کرتی ہے۔ ایک خاص حد کے بعد دونوں اثرات ایک دوسرے کو منسوخ کر دیتے ہیں اور مزید بہتری کے لیے ہلکی ڈوپنگ کے بجائے بہتر رابطہ سازی درکار ہوتی ہے۔ یہی وجہ ہے کہ ہائی شیٹ ریزسٹنس ایمٹرز پیسٹ کی تشکیل اور فائرنگ پروفائلز میں پیش رفت کے ساتھ ساتھ پیداوار میں آئے ہیں، نہ کہ اپنے طور پر۔ TOPCon لائن پر ایمٹر عقبی پاسیویٹنگ رابطے کے ساتھ تعامل کرتا ہے، لہٰذا بہترین حالت دونوں اطراف سے ایک ساتھ طے ہوتی ہے۔
PV ماڈیول مینوفیکچرنگ · از جیری، Ooitech
پروڈکٹ تعارف
پی وی کی دنیا میں ہر کوئی اسے مسلمہ سمجھتا ہے: ایمٹر شیٹ ریزسٹنس (Rsheet) بڑھانے سے آپ کو زیادہ Voc ملتا ہے، لیکن اس کی قیمت گرتے ہوئے فل فیکٹر کی صورت میں چکانی پڑتی ہے۔ تو پہلا سوال سادہ ہے۔ کیا اس بار ہائی شیٹ ریزسٹنس نے واقعی FF کو توڑا؟
اعداد و شمار a سے d تک باکس پلاٹس کو دیکھیں۔ ڈیٹا کچھ حیران کن ہے۔
ہائی-Rsheet سنگل پولی-Si بمقابلہ لو-Rsheet سنگل پولی-Si: Jsc بمشکل حرکت کرتا ہے، ΔJsc تقریباً 0 کے قریب ہے۔ Voc تھوڑا سا بڑھتا ہے۔ اور FF، گرنے کے بجائے، دراصل تھوڑا سا اوپر جاتا ہے۔
ہائی-Rsheet ڈبل پولی-Si مکمل پیکج ہے۔ لو-Rsheet سنگل پولی-Si بیس لائن کے مقابلے میں، Jsc تقریباً 0.12 mA/cm² بڑھتا ہے، Voc تقریباً 2 mV بڑھتا ہے، اور FF تقریباً 0.4% اوپر کھینچا جاتا ہے۔
نتیجہ: ہائی شیٹ ریزسٹنس ایمٹر وہ ٹرانسپورٹ جرمانہ نہیں لایا جس کا سب کو خدشہ تھا۔ ساختی اصلاح کے ذریعے، اس نے برقی پیرامیٹرز کے پورے سیٹ کو بلند کیا۔
تکنیکی پیرامیٹرز
"ڈیڈ لیئر" سے فائن گرڈ تک: درست سرجری
اعداد و شمار e اور f اس کے پیچھے کی فزکس ظاہر کرتے ہیں۔
پہلے، ڈیڈ لیئر کو ختم کریں اور لائف ٹائم کو دوگنا کریں۔ شکل e میں ECV (الیکٹرو کیمیکل کیپیسیٹنس-وولٹیج) پروفائل ظاہر کرتا ہے کہ ہائی-Rsheet ایمٹر (سرخ منحنی خط) کی سطح بوران کی تعداد لو-Rsheet (نیلے منحنی خط) سے کافی نیچے ہے۔ اس کا مطلب ہے کہ سطحی "ڈیڈ لیئر"، جو بھاری ڈوپنگ کی وجہ سے جالی کو نقصان پہنچنے والا علاقہ ہے، پتلا ہو جاتا ہے۔
یہ شکل f میں مؤثر مائنوریٹی کیریئر لائف ٹائم میں ظاہر ہوتا ہے۔ لو-Rsheet نمونہ 10^15 cm^-3 کے انجیکشن لیول پر صرف 0.70 ms تک پہنچتا ہے، جبکہ ہائی-Rsheet نمونہ سیدھا 1.12 ms تک چھلانگ لگاتا ہے۔ لمبا مائنوریٹی کیریئر لائف ٹائم ری کمبینیشن کرنٹ ڈینسٹی J0 کو نیچے کھینچتا ہے (شکل g دیکھیں)، جو Voc کے فائدے کو مضبوط بنیاد دیتا ہے۔
| پیرامیٹر | لو-Rsheet ایمٹر | ہائی-Rsheet ایمٹر |
|---|---|---|
| مائنوریٹی کیریئر لائف ٹائم (10^15 cm^-3 پر) | 0.70 ms | 1.12 ms |
| گرڈ لائن پچ | 1120 μm | 825 μm |
| گرڈ لائن چوڑائی | 20 μm | 10 μm |
| J0 (ڈبل پولی-Si) | زیادہ | ~5 fA/cm² |
| کانٹیکٹ ریزسٹیوٹی ρc (ڈبل پولی-Si) | — | ~2-3 mΩ·cm² |
صرف ہائی شیٹ ریزسٹنس کافی نہیں، آپ کو لیٹرل ٹرانسپورٹ بھی ٹھیک کرنا ہوگا۔ شکل i میں مائیکروگرافس کا موازنہ کریں۔ لو-R ایمٹر کی گرڈ پچ 1120 μm اور لائن چوڑائی 20 μm ہے۔ ہائی-R ایمٹر پچ کو 825 μm تک سخت کرتا ہے اور لائن چوڑائی کو 10 μm تک کم کرتا ہے۔ یہی گرڈ ری ڈیزائن کا نچوڑ ہے: چونکہ ایمٹر ریزسٹنس بڑھ گئی، گرڈ کو زیادہ گھنا اور باریک بنائیں تاکہ زیادہ کنڈکٹو راستے شامل ہوں، جبکہ پتلے فنگرز شیڈنگ ایریا کو کم کرتے ہیں۔ یہ فائن ڈیزائن نہ صرف ہائی شیٹ ریزسٹنس کے نقصان کو منسوخ کرتا ہے، بلکہ آپٹیکل کیپچر کو بھی بہتر بناتا ہے۔
تکنیکی فوائد
برقی پیرامیٹرز کے درمیان گہرا توازن
اعداد و شمار g اور h ان دو پیرامیٹرز کا احاطہ کرتے ہیں جن کی لائن انجینئر کو سب سے زیادہ فکر ہوتی ہے۔
ری کمبینیشن کرنٹ ڈینسٹی (J0): ہائی-Rsheet ڈبل پولی-Si (سرخ نقطے) میں سب سے کم J0 ہے، تقریباً 5 fA/cm²، جو دیگر گروپس سے کافی کم ہے۔ یہ بتاتا ہے کہ ڈبل پولی-Si ڈھانچہ مؤثر طریقے سے دھاتی نجاست کے پھیلاؤ کو روکتا ہے اور انٹرفیس پیسیویشن کی حفاظت کرتا ہے۔
کانٹیکٹ ریزسٹیوٹی (ρc): ہائی شیٹ ریزسٹنس ایمٹر عام طور پر کانٹیکٹ ریزسٹنس کو بڑھاتا ہے۔ لیکن شکل h میں ہائی-Rsheet ڈبل پولی-Si (سرخ نقطے) پھر بھی ρc کو کم سطح پر رکھتا ہے، تقریباً 2-3 mΩ·cm²۔ بہتر میٹالائزیشن (مثال کے طور پر LECO یا نینو سیکنڈ جول ہیٹنگ) کے ذریعے، ہائی شیٹ ریزسٹنس ایمٹر پھر بھی اچھا اوہمک کانٹیکٹ بنا سکتا ہے، اور "ہائی ریزسٹنس ہائی ریزسٹنس سے ملتا ہے" والی FF آفت نہیں ہوتی۔
پروڈکٹ ایپلیکیشن
پروڈکشن لائن کے لیے تین سخت اعداد و شمار
اعداد و شمار j سے l میں سمولیشن اور پیمائش شدہ ڈیٹا کو یکجا کرتے ہوئے، یہاں PE (پروسیس انجینئرز) اور PD (پروڈکٹ ڈیولپرز) کے لیے کچھ لینڈنگ پوائنٹس ہیں۔
شیٹ ریزسٹنس کے لیے نیا اینکر: روایتی 100-200 Ω/□ شاید بہترین نہ ہو۔ ڈیٹا تجویز کرتا ہے کہ تقریباً 430 Ω/□ (شکل e میں سرخ منحنی خط) تک بڑھانا بہترین لائف ٹائم اور Voc فائدہ دیتا ہے۔ لیکن اس کے لیے بہترین ٹیوب فرنس یکسانیت درکار ہے، ورنہ ایج ایفیکٹ پھٹ جاتا ہے۔
گرڈ ڈیزائن کا توازن: لائن چوڑائی کو 20 μm سے 10 μm تک کم کرنا اسکرین-پرنٹنگ الائنمنٹ درستگی اور سلور پیسٹ رہیولوجی پر بہت زیادہ تقاضے رکھتا ہے۔ شکل k میں سمولیشن سطح گرڈ پچ اور ایمٹر شیٹ ریزسٹنس کے درمیان بہترین مماثلت کا زون دکھاتی ہے، اور آنکھیں بند کر کے فنگرز کو تنگ کرنا سیریز ریزسٹنس کو آسمان تک پہنچا دیتا ہے۔
ڈبل پولی کا "غیر مرئی زرہ": شکل l میں کرنٹ ڈینسٹی-وولٹیج (JV) منحنی خط ظاہر کرتا ہے کہ ہائی-Rsheet ڈبل پولی-Si منحنی خط سب سے بھرا ہوا ہے، بغیر کسی واضح کنک کے۔ یہ ثابت کرتا ہے کہ ڈبل لیئر ڈھانچہ پراسائٹک لیکیج کو دبانے میں کام کرتا ہے، لہذا ہائی Voc واقعی ہائی PCE میں تبدیل ہوتا ہے۔
رابطہ اور بحث
ساتھیوں کے لیے ایک اینٹ
ہم سامنے کی سطح پر ہائی شیٹ ریزسٹنس (Voc کے لیے) اور فائن گرڈز (FF برقرار رکھنے کے لیے) کا پیچھا کرتے ہیں، اور پچھلی سطح پر ڈبل پولی (Ag کے دخول کو دبانے اور بائیفیشیلٹی بڑھانے کے لیے)۔ ایک بار جب آپ اس "دونوں طرف سے انتہا تک" امتزاج کو جمع کرتے ہیں، پروسیس ونڈو بہت تنگ ہو جاتی ہے۔
سامنے پر ہائی-ریزسٹنس بوران ڈفیوژن PSG صفائی اور بوران سورس ڈیپوزیشن یکسانیت پر انتہائی تقاضے رکھتا ہے۔ پچھلے ڈبل پولی کو CVD ڈیپوزیشن اور لیزر گروونگ میں یکساں طور پر اعلیٰ درستگی درکار ہے۔
یہاں اصل سوال ہے۔ جیسے جیسے سیل ایفیشنسی 26.7% نظریاتی حد کی طرف بڑھتی ہے، کیا ہمیں آلات کے مائیکرو-یکسانیت کنٹرول (بوران ڈفیوژن کے لیے ٹیوب فرنس تھرمل فیلڈ، CVD لوڈنگ اسٹیج کی ہمواری) پر زیادہ توانائی خرچ کرنی چاہیے بجائے اس کے کہ لامحدود طور پر نئے پروسیس اسٹیپس کا ڈھیر لگاتے رہیں؟ آپ میں سے جو لائن پر محنت کر رہے ہیں، آپ کے خیال میں ہائی-Rsheet ایمٹرز پلس ڈبل پولی کی والیوم پروڈکشن کو روکنے والی سب سے بڑی رکاوٹ کیا ہے، آلات کی صلاحیت یا پروسیس-انٹیگریشن کی ذہنیت؟
Ooitech کا نقطہ نظر
سچ یہ ہے کہ یہاں کہانی کسی نئے پروسیس اسٹیپ کے بارے میں کم اور اس بارے میں زیادہ ہے کہ جب آپ دونوں سطحوں کو ایک ساتھ دباتے ہیں تو ونڈو کتنی تنگ ہو جاتی ہے۔ 430 Ω/□ ایمٹر پر 10 μm فنگر پرنٹ الائنمنٹ اور فرنس یکسانیت پر زندہ یا مردہ ہوتا ہے، لہٰذا لڑائی واقعی "کیا ترکیب" سے "میرا ہارڈویئر کتنا دہرایا جا سکتا ہے" کی طرف منتقل ہو جاتی ہے۔ ماڈیول لائن پر وہی منطق اسٹرنگنگ اور انٹرکنکشن پر بھی لگتی ہے، جہاں باریک، نازک فنگرز لاپرواہ ہینڈلنگ کو سزا دیتے ہیں۔ Ooitech یوٹیوب چینل (www.youtube.com/ooitech) کو سبسکرائب کرنا قابلِ قدر ہے اگر آپ دیکھنا چاہتے ہیں کہ اس یکسانیت کا جنون فرش پر کیسے ظاہر ہوتا ہے۔
